FPGA調(diào)試:從硬件電路角度分析測(cè)試性

2014-03-25 11:55 來源:電子信息網(wǎng) 作者:鈴鐺

網(wǎng)上有很多關(guān)于fpga的總結(jié)和分析,但都是基于軟件調(diào)試的角度來進(jìn)行分析的,本文則選擇了FPGA硬件的電路板來進(jìn)行相關(guān)的分析,并且著重FPGA電路板的可測(cè)試性設(shè)計(jì)。所謂可測(cè)試性,很簡(jiǎn)單,就是在板級(jí)調(diào)試的時(shí)候,更方便調(diào)試,判決準(zhǔn)則就是想看什么信號(hào)就可以看到什么信號(hào)。

電源電路設(shè)計(jì)

在進(jìn)行電源電路的設(shè)計(jì)時(shí),我們可以在電路的輸出處增加一些跳線,在電源電路沒有調(diào)通之前,可以確保電源不會(huì)輸出到下一部分電路,保證后續(xù)電路的安全,而電源電路部分,應(yīng)該加上足夠的測(cè)試點(diǎn),包括反饋電壓點(diǎn)、輸出電源點(diǎn)以及地測(cè)試點(diǎn),建議在PCB設(shè)計(jì)的時(shí)候,在電源輸出測(cè)試點(diǎn)處就近放一個(gè)地測(cè)試點(diǎn),個(gè)人不建議測(cè)量電壓的時(shí)候,萬用表的表筆直接點(diǎn)在電容或者電感上。

建議用LED指示燈來標(biāo)記電源的輸出處,這樣的話板子是否進(jìn)行正常的工作就一目了然了。

FPGA信號(hào)測(cè)試

曾經(jīng)做過FPGA半調(diào)試的朋友肯定都有這樣的感覺,當(dāng)板子的調(diào)試出現(xiàn)問題時(shí),非常想把板子拆開,然后把邏輯分析儀或者數(shù)字示波器接入到內(nèi)部信號(hào)通道的每個(gè)模塊的輸入輸出端口處,看下波形,分析問題到底出在什么地方。雖然有chipscope/signaltap這樣的輔助分析工具,但FPGA內(nèi)部資源畢竟有限,不可能做到隨意查看信號(hào)。

所以我們可以從FPGA上入手,如果在設(shè)計(jì)上還有未使用的引腳,我們可以引出8根或者16根線來,作為專用調(diào)試管腳,在PCB設(shè)計(jì)時(shí)連到一個(gè)排插上,用于調(diào)試,觀察內(nèi)部節(jié)點(diǎn)信號(hào)的波形,以下圖為例,進(jìn)行描述:

PFGA

1 2 > 
FPGA 硬件電路

相關(guān)閱讀

暫無數(shù)據(jù)

一周熱門