意法半導體、ARM和 Cadence Design Systems公司天宣布，三方已向Accellera系統(tǒng)促進會(Accellera Systems Initiative)的SystemC語言工作組提交了三個新的技術(shù)方案。此次三方合作將進一步提高不同模型工具之間的互通性，滿足電子系統(tǒng)級層級(ESL ，Electronic System-Level)設(shè)計的要求。
共同提交的技術(shù)方案包括新的中斷建模接口、應(yīng)用編程接口和存儲器映射建模。中斷建模接口可無縫集成不同公司設(shè)計的中斷模型;應(yīng)用編程接口用于寄存器自檢，使不同廠商的工具能夠互通，并無縫顯示和更新寄存器值;存儲器映射建模方法用于提高虛擬平臺軟硬件多核系統(tǒng)的調(diào)試效率。新標準方案包括功能完整的應(yīng)用編程接口(API，Application Programming Interfaces)標準和函數(shù)庫以及文檔和范例，受Apache 2.0開源許可證保護。
意法半導體主管設(shè)計支持和服務(wù)部的執(zhí)行副總裁Philippe Magarshack表示：“這些新接口對于加強電子系統(tǒng)級層級生態(tài)系統(tǒng)至關(guān)重要。在意法半導體、ARM和Cadence的推動下，作為向不同模型工具互通目標邁出的一步，這些標準方案可大幅降低與集成虛擬原型相關(guān)的研發(fā)風險和工作量。減去對適配器的需求將會提高虛擬原型仿真性能，加快軟硬件集成速度，從而縮短產(chǎn)品上市時間?！?。
Cadence杰出工程師(Distinguished Engineer, DE)Stan Krolikoski表示：“為開發(fā)這些開源標準方案，Cadence與意法半導體、ARM和其它的伙伴進行了密切合作。在虛擬原型方案內(nèi)采用這些標準方案有助于電子系統(tǒng)級層級生態(tài)系統(tǒng)發(fā)展，并通過提高互通性為用戶提供附加值?！?
ARM設(shè)計技術(shù)與自動化部副總裁John Goodenough表示：“在為可集成到SystemC虛擬原型的模型培養(yǎng)生態(tài)系統(tǒng)過程中，Accellera TLM 2標準具有非常重要的意義，通過解決不同廠商在模型接口上存在的巨大差異、提高工具的集成度，這些標準方案有助于確保虛擬原型的集成具有可預(yù)測性和一致性?！?
Synopsys標準和互通部總監(jiān)Yatin Trivedi表示：“隨著虛擬原型被用于軟件早期開發(fā)的情況不斷增加，繼續(xù)簡化虛擬原型開發(fā)同時提升用戶價值具有重要意義，作為市場領(lǐng)先的虛擬原型廠商，我們歡迎標準方案的提出和討論，這有助于推進Accellera SystemC TLM標準的發(fā)展?！?
明導國際(Mentor Graphics)公司ESL市場開發(fā)經(jīng)理Shabtay Matalon表示：“在Accellera 系統(tǒng)促進會的SystemC語言工作組內(nèi)，我們期待與其它公司合作，滿足用戶對提高虛擬原型模型和工具互通性的需求，這些初步的開源標準方案是一個良好的催化劑，有助于業(yè)界開始探討并解決些嚴峻的標準化問題?！?
第一個技術(shù)方案專注對更好的SystemC 交易層建模模型(TLM，Transaction Level Modeling)的互通性需求，提出一個用于在交易層建立中斷和連接模型的標準接口。通過使用標準化存儲器映射連接方法，該方案能夠無縫集成不同公司開發(fā)的模型，進一步提高第三方TLM模型市場增長率。
第二個方案定義一個支持寄存器自檢的標準化模型接口和工具接口，使工具能夠無縫顯示和更新寄存器數(shù)值。該接口在用戶定義的不同的寄存器類組合內(nèi)運行，支持集成各種模型提供商開發(fā)的異構(gòu)平臺。這個功能是在芯片設(shè)計前在虛擬原型上集成并調(diào)試嵌入式軟件的關(guān)鍵技術(shù)。
