摘要
本文首先主要介紹了TI 的新一代時鐘產(chǎn)品LMK0480X 的holdover 功能和指標，以及在新一代的無線C-RAN 網(wǎng)絡(luò)中的應(yīng)用。通過對LMK0480X holdover 的指標分析，證明LMK04808 完全滿足通信網(wǎng)絡(luò)的時鐘倒換的需求。
1、Holdover 功能的引入
在目前的通信系統(tǒng)當中，無論是有線還是無線，都是一個時鐘同步系統(tǒng)。參考時鐘從宿源端通過網(wǎng)絡(luò)傳遞給系統(tǒng)中的各個設(shè)備;為了提高系統(tǒng)中各個設(shè)備的穩(wěn)定性，同時為了提高系統(tǒng)中設(shè)備對于不同應(yīng)用的靈活性，一般都有超過一路的參考時鐘輸入到設(shè)備中。當設(shè)備中的時鐘單元在這些輸入的參考時鐘中切換時，要使時鐘單元的輸出要保持性能和時鐘的穩(wěn)定性，這就要求時鐘電路具備holdover 功能，支持參考時鐘hitless 切換。
以往的模擬時鐘電路中所謂的holdover 功能，只是當發(fā)生時鐘切換時，鑒相器的電荷泵被強制輸出到VCC/2;但某些情況下，時鐘鎖定時的電荷泵電壓和VCC/2 差別比較大，這樣在時鐘切換的過程中，輸出時鐘的跳變可能會超出系統(tǒng)所能允許的范圍，造成系統(tǒng)的時序紊亂。
在TI 最新的時鐘去抖芯片LMK048XX 系列中，增加了電荷泵電壓跟蹤電路;這個電路實時采樣電荷本電壓并且保存更新到芯片的集成DAC 上;當芯片在輸入時鐘切換的過程中，電荷泵電壓輸出切換到DAC 的輸出上，這樣在參考時鐘切換前后，壓控電壓變化非常微小，保證了系統(tǒng)時鐘的穩(wěn)定性。
LMK0480XX 系列時鐘器件的Holdover 功能是真正的hitless switch，下面的章節(jié)將詳細介紹holdover 的整個過程及相關(guān)的指標。
2、LMK0480x 系列產(chǎn)品holdover 功能介紹
LMK048xx 系列是TI 推出的新一代時鐘去抖芯片，采用了兩級鎖相環(huán)級聯(lián)的架構(gòu)。第一級鎖相環(huán)，利用窄帶環(huán)路濾波器和外部VCXO，主要完成對輸入?yún)⒖紩r鐘去抖;第二級環(huán)路濾波器主要利用高性能的內(nèi)部鎖相環(huán)生成系統(tǒng)需要的各種時鐘。上文提到的Holdover 功能是第一級鎖相環(huán)具備的功能。
上圖是LMK048XX holdover 的功能框圖。其中，CLKin0 和CLKin1 分別是來自網(wǎng)絡(luò)的兩個參考時鐘，選擇一路作為時鐘芯片以及系統(tǒng)的主時鐘。當網(wǎng)絡(luò)設(shè)備發(fā)生主從倒換或者業(yè)務(wù)切換時，時鐘芯片的參考時鐘也隨之切換。觸發(fā)參考時鐘切換的條件可以為a. PLL1 的DLD 狀態(tài)，b.外部管腳的硬件控制，c. 內(nèi)部寄存器控制。下面的討論我們假定切換是以PLL1 的DLD 狀態(tài)觸發(fā)的。
當LMK048XX holdover 功能使能時，一個完整的參考切換過程如下圖所示，主要分為如下幾個步驟：
Step1： PLL1 正常鎖定在CLKin0， PLL1 DLD 為高;LMK048XX 集成的counter ADC 跟蹤VCXO 的壓控電壓并更新集成的counter DAC， 更新的速率為PDF/DAC_CLK_DIV，每個更新周期內(nèi)上升或下降一個LSB。
Step2：當CLKin0 由于某些原因丟失或出現(xiàn)比較大的頻率誤差時，PLL1 的鑒相誤差超過鎖定窗口(PLL1_WND_SIZE)，DLD 為低;DLD 為低時，ADC 停止跟蹤壓控電壓及更新DAC，DAC 的輸出保持在最后鎖定時的壓控電壓;DLD 拉低同時觸發(fā)LMK048XX 進入holdover 狀態(tài)，內(nèi)部開關(guān)切換VCXO 的壓控電壓到DAC 輸出。
在這個過程中，由于ADC/DAC 的DNL 誤差(+/-2LSB)，導致輸出頻率與鎖定頻率之間產(chǎn)生了頻率誤差，可以根據(jù)以下公式得到頻率誤差或頻率準確度：
一般情況下，holdover 的頻率誤差可以控制在0.5ppm。進入holdover 功能以后，VCXO 的頻率穩(wěn)定度主要取決于VCXO 以及LMK048XX 自身的溫度特性。
Step3： 當芯片檢測到CLKin1 的有效參考輸入后，LMK048XX 不會立即退出holdover;VCXO 的輸出首先會與CLKin1 的參考輸入進行鑒相，只有連續(xù)HOLDOVER_DLD_CNT 個鑒相周期頻率誤差小于PLL1_WND_SIZE，LMK0480XX 將會退出holdover。按照最差情況下，如果要滿足退出條件，CLKin1 和VCO 的頻率誤差應(yīng)該滿足：
退出holdover 所用的時間與CLKin1 和VCXO 的初始相位有關(guān)，考慮最差的情況，退出holdover 所用的時間為：
Step 4: 當LMK048XX 退出holdover 以后，VCXO 的Vtune 電壓切回到PLL1 charge pump 輸出，同時CLKin1 和VCXO 開始鎖相。由于在退出holdover 的過程中，VCXO 和CLKin1 的相位已經(jīng)相當接近(PLL1_WND_SIZE)，所以在重新鎖定的過程中，VCXO 和CLKin1 的相位誤差迅速減小，滿足小于PLL1_WND_SIZE。一般情況下，這個時間不會大于20ms。
在LMK048XX 中，為了使芯片穩(wěn)定鎖定，VCXO 和CLKin1 的誤差必須連續(xù)PLL1_DLD_CNT 個鑒相周期小于PLL1_WND_SIZE，DLD 才會置高上報芯片重新鎖定。重新鎖定的時間：
Step 5：當芯片再次鎖定，DLD 重新置高，觸發(fā)集成的ADC 重新跟蹤VCXO 的壓控電壓，并開始更新DAC 輸出。
由于DAC 是coutner 型DAC，更新的速率為每個工作周期增加或降低一個1LSB。當考慮最差情況下，DAC 更新到VCC/2 的時間為：
LMK048XX 要求PFD/DAC_CLK_DIV < 100KHz，以保證DAC 的更新速度。
至此，LMK048XX 已經(jīng)完成了輸入?yún)⒖紩r鐘的整個平滑切換，進入了重新鎖定的狀態(tài)。
