數(shù)據(jù)采集是DSP最基本的應用領域，本文設計的數(shù)據(jù)采集系統(tǒng)利用TI公司的TMS320F2812 DSP芯片。該芯片的主要特點有：150 MI/s(百萬條指令/秒)的執(zhí)行速度使得指令周期減小到6.67ns,從而提高了控制器的實時控制能力;采用哈佛總線結構，具有高性能的32位的CPU,在一個周期內(nèi)能夠實現(xiàn)32位×32位或兩個16位×16位的乘法累加操作，具有快速中斷響應與處理能力;TMS320F2812應用大量外設接口簡化了電路設計;提供了足夠的處理能力，使一些復雜的實時控制算法的應用成為可能。
USB是現(xiàn)在應用廣泛的一種高速通用串行總線協(xié)議。本文利用Philips公司的PDIUSBD12芯片。將USB協(xié)議應用于以DSP為核心的嵌入式系統(tǒng)，可以大大提高DSP系統(tǒng)與計算機的通信能力，從而拓寬DSP的應用范圍。本文利用DSP和USB設計的數(shù)據(jù)采集系統(tǒng)，符合三維感應測井多通道數(shù)據(jù)采集的需要。
數(shù)字采集系統(tǒng)設計
數(shù)據(jù)采集系統(tǒng)的結構框圖如圖1所示，主要包括DSP、前置放大電路、信號調理電路、USB通訊接口，由于三維感應測井有3個Z軸向接收線圈和7組三分量接收線圈構成，所以采用了7組多路開關。在一個數(shù)據(jù)采集系統(tǒng)中，A/D轉換器是采集系統(tǒng)的核心。在基于TMS320F2812的數(shù)據(jù)采集系統(tǒng)中，選用了芯片嵌入式的ADC模塊。
圖1 三維感應測井數(shù)據(jù)采集系統(tǒng)結構框圖
信號調理電路
由于本采集系統(tǒng)用于三維感應測井中，它對信號采集的精度要求高，因為被采信號頻率較高，采樣通道多，所以結果分析對原始數(shù)據(jù)的依賴性強。本設計信號調理電路分為前置放大器、帶通濾波器、程控增益放大器、陷波器四部分。
前置放大器設計
前置放大器的噪聲系數(shù)對整個采集系統(tǒng)的噪聲特性具有重要的影響。因為它所產(chǎn)生的噪聲會被后續(xù)各級放大器逐級放大，所以在選擇放大器時低噪聲指標非常重要。在研制低噪聲放大器時，應該抓住低噪聲這個關鍵指標來分析、計算并設計電路。目前，可用噪聲指標比較好的集成電路來設計低噪聲放大電路。
由于測井時被采信號一般為微伏級，因此本設計采用INA128儀用差分放大器，它的最大輸入失調電壓為50μV,溫度系數(shù)為0.5μV/℃，最大輸入失調電流為5nA,同時還有很寬的電源電壓范圍，可以在±2.25V到±18V的供電電壓范圍內(nèi)穩(wěn)定工作。電壓增益可以通過外接電阻改變，在1腳和8腳之間外接不同的電阻R,電壓增益可以在0-10000的范圍內(nèi)變化，其計算公式為。當電壓增益大于100時，INA128的輸入共模抑制比達到120dB,對輸入信號的共模干擾起到了很好的抑制作用。
用MAX267 設計帶通濾波器
在三維感應測井中所設定的有用信號的帶寬為20kHz到250kHz,因此選用MAX267設計一種帶通增益放大器。MAX267內(nèi)部含有2個獨立的二階開關電容帶通濾波器，它有12個可編程輸入端，其中F0~F4為濾波器中心頻率設置輸入端，分別接低電平或高電平，可以將中心頻率設置為時鐘頻率的1/10,另外Q0~Q6為品質因數(shù)設置輸入端，分別接低電平或高電平，可以在0.5~64 之間設置濾波器的品質因數(shù)。因此，不需要外加任何元件，而僅需外部時鐘就可以實現(xiàn)帶通濾波功能，使用極為方便。帶通特性曲線如圖2所示。
圖2
其傳遞函數(shù) G(S)為：
在上式中，HOPB是ω=ω0時的輸出帶寬值，且ω0 =2πf.
fL和fH分別為：
其中
程控增益放大器設計
程控放大器是在DSP的控制下，將初級放大的信號放大到ADC的轉化區(qū)間內(nèi)，以提高儀器的動態(tài)范圍和靈敏度?？紤]到器件的低頻噪聲特性和提高共模抑制比等因素，選擇了PGA204、PGA205組合，其共模抑制最高可達120dB.本設計采用了兩級程控反向差分的方法，并且兩級程控放大采用直接耦合差動連接的方式。原理如圖3示。
圖3 兩級程控放大級聯(lián)原理圖
其中兩個級聯(lián)的第一級程控差分放大器由兩片PGA205實現(xiàn)，兩片PGA205的輸出分別作為PGA204的正負輸入端，于是就構成了第二級程控差分放大器。PGA204的可控放大倍數(shù)為1,10,100,1000;PGA205的可控放大倍數(shù)為1,2,4,8.所以，級聯(lián)后程控放大部分的可控放大倍數(shù)可有16種組合方式。
