1 硬件平臺(tái)
1.1 ADSP-BF561處理器
ADSP-BF561的推出使Analog Devices公司的Blackfin處理器系列得到了進(jìn)一步的擴(kuò)充,這款器件具有由兩個(gè)Blackfin處理器內(nèi)核構(gòu)成的對(duì)稱(chēng)多處理結(jié)構(gòu)。相比ADSP-BF533,ADSP-BF561可提供兩倍的信號(hào)處理性能、兩倍的片上處理器以及顯著提高的數(shù)據(jù)帶寬能力。ADSP-BF561與ADSP-BF533完全代碼兼容,并利用架構(gòu)的動(dòng)態(tài)電源管理能力而繼續(xù)保持了非常低的功耗。
Blackfin561是Blackfin系列中的一款高性能定點(diǎn)DSP視頻處理芯片。ADSP-BF561集成了兩個(gè)工作頻率均高達(dá)756MHz的Blackfin處理器內(nèi)核(ADI公司還提供了低成本的500MHz和600MHz版本)和2.6Mbytes的片上SRAM存儲(chǔ)器。ADSP-BF561片上存儲(chǔ)器被分配于每個(gè)內(nèi)核的專(zhuān)用、高速L1存儲(chǔ)器和一個(gè)128KBytes大容量共享L2存儲(chǔ)器之間。32位外部端口和雙16通道DMA控制器提供了極高的數(shù)據(jù)帶寬。ADSP-BF561片上外設(shè)包括兩個(gè)并行外設(shè)接口(均支持ITU-R 656視頻格式化)和支持I2S格式的高速串行端口。ADSP-BF561專(zhuān)門(mén)針對(duì)各種消費(fèi)類(lèi)多媒體應(yīng)用進(jìn)行了優(yōu)化。
1.2 基于ADSP-BF561的視頻編碼器平臺(tái)
此評(píng)估板包括1塊ADSP-BF561處理器、32MBSDRAM和4MBFlash,板中的AD-V1836音頻編解碼器可外接4輸入/6輸出音頻接口,而ADV7183視頻解碼器和ADV7171視頻編碼器則可外接3輸入/3輸出視頻接口此外,該評(píng)估板還包括1個(gè)UART接口、1個(gè)USB調(diào)試接口和1個(gè)JTAG調(diào)試接口。攝像頭輸入的模擬視頻信號(hào)經(jīng)視頻芯片ADV7183A轉(zhuǎn)化為數(shù)字信號(hào),此信號(hào)從Blackfin561的PPI1(并行外部接口)進(jìn)入Blackfin561芯片進(jìn)行壓縮,壓縮后的碼流則經(jīng)ADV7179轉(zhuǎn)換后從ADSP-BF561的PPI2口輸出。此系統(tǒng)可通過(guò)Flash加載程序,并支持串口及網(wǎng)絡(luò)傳輸。編碼過(guò)程中的原始圖像、參考幀等數(shù)據(jù)可存儲(chǔ)在SDRAM中。
2 H.264視頻壓縮編碼算法的主要特點(diǎn)
H.264壓縮算法和以太網(wǎng)(IP)接口,可實(shí)現(xiàn)1路單向數(shù)字視頻、2路雙向高保真音頻、1~2路雙向異步數(shù)據(jù)在以太網(wǎng)上高質(zhì)量傳輸。視頻編解碼標(biāo)準(zhǔn)主要包括兩個(gè)系列:一個(gè)是MPEG系列,一個(gè)是H.26X系列。其中MPEG系列標(biāo)準(zhǔn)由ISO/IEC組織制定,H.26X系列標(biāo)準(zhǔn)由ITU-T制定。
H.264視頻壓縮算法采用與H.263和MPEG-4類(lèi)似的、基于塊的混和編碼方法,它采用幀內(nèi)編碼(Intra)和幀間編碼(Inter)兩種編碼模式。與以往的編碼標(biāo)準(zhǔn)相比,為了提高編碼效率、壓縮比和圖像質(zhì)量,H.264采用了以下全新的編碼技術(shù):
(1)H.264按功能將視頻編碼系統(tǒng)分為視頻編碼層(VCL,VideoCodingLayer)和網(wǎng)絡(luò)抽象層(NAL,NetworkAbstractionLayer)兩個(gè)層次。其中VCL用于完成對(duì)視頻序列的高效壓縮,NAL則用于規(guī)范視頻數(shù)據(jù)的格式,主要提供頭部信息以適合各種媒體的傳輸和存儲(chǔ)。