ARINC429總線接口板的研制，實(shí)現(xiàn)多通道ARINC429總線數(shù)據(jù)的接收和發(fā)送，成為目前對飛機(jī)機(jī)載總線接口研究的重點(diǎn)。
1 ARINC429總線簡介
在現(xiàn)代民用飛機(jī)上，系統(tǒng)與系統(tǒng)之間、系統(tǒng)與部件之間需要傳輸大量信息。ARINC規(guī)范就是為了在航空電子設(shè)備之間傳輸數(shù)字?jǐn)?shù)據(jù)信息而制定的一個(gè)航空運(yùn)輸?shù)墓I(yè)標(biāo)準(zhǔn)。
ARINC429(以下簡稱429)總線協(xié)議是美國航空電子工程委員會(Airlines Engineering Committee)于1977年7月提出的，并于同年發(fā)表并獲得批準(zhǔn)使用。它的全稱是數(shù)字式信息傳輸系統(tǒng)DITS。協(xié)議標(biāo)準(zhǔn)規(guī)定了航空電子設(shè)備及有關(guān)系統(tǒng)間的數(shù)字信息傳輸要求。ARINC429廣泛應(yīng)用在先進(jìn)的民航客機(jī)中，如B-737、B-757、B-767，俄制軍用飛機(jī)也選用了類似的技術(shù)。我們與之對應(yīng)的標(biāo)準(zhǔn)是HB6096-SZ-01。ARINC429總線結(jié)構(gòu)簡單、性能穩(wěn)定，抗干擾性強(qiáng)。最大的優(yōu)勢在于可靠性高，這是由于非集中控制、傳輸可靠、錯(cuò)誤隔離性好。
429總線采用雙絞屏蔽線傳輸信息，通過一對雙絞線反相傳輸，具有很強(qiáng)的抗干擾能力。而調(diào)制方式則采用雙極歸零制的三態(tài)碼方式，即信息由“高”、“零”和“低”狀態(tài)組成的三電平狀態(tài)調(diào)制。429電纜上的信號及經(jīng)電平轉(zhuǎn)換后的信號如圖1所示。429總線每一個(gè)字為32位，它的字同步是以傳輸周期至少4位的時(shí)間間隔也就是4位碼字為基準(zhǔn)的。
圖1 429信號及電平轉(zhuǎn)換后的波形
2 系統(tǒng)總體方案
429總線接口板的主要功能是在429信號及相關(guān)外設(shè)之間起到橋梁作用，它既能接收雙極歸零制的429信號并將其轉(zhuǎn)換為數(shù)字信號送入計(jì)算機(jī)或其它設(shè)備，又可將計(jì)算機(jī)或其它設(shè)備發(fā)出的數(shù)字信號轉(zhuǎn)換為429信號輸出。本文介紹的總線接口板采用FPGA和DSP實(shí)現(xiàn)四路429信號接收通道和四路429信號發(fā)送通道，且每路通道之間相互獨(dú)立。在這個(gè)接口板中，每兩個(gè)數(shù)據(jù)字之間的時(shí)間間隔可調(diào)，每一個(gè)收發(fā)通道能單獨(dú)定義字間隔長度，每個(gè)通道校驗(yàn)方式可單獨(dú)定義為奇校驗(yàn)或偶校驗(yàn)，數(shù)據(jù)發(fā)送可以選擇單幀發(fā)送或自動(dòng)重復(fù)發(fā)送(重復(fù)發(fā)送某一幀)。
整個(gè)接口板由調(diào)制電路、解調(diào)電路、FPGA、DSP和雙口RAM組成，如圖2所示。
圖2 接口板硬件結(jié)構(gòu)圖
3 硬件電路設(shè)計(jì)
3.1 調(diào)制解調(diào)電路設(shè)計(jì)
429信號進(jìn)入接口板后，首先要把429信號轉(zhuǎn)換為數(shù)字電路可以識別的TTL電平。這里采用HOLT公司的HI-8482實(shí)現(xiàn)信號的解調(diào)，將標(biāo)準(zhǔn)的429總線信號轉(zhuǎn)換成5V TTL數(shù)字信號。為了降低干擾，在429總線信號的四個(gè)輸入管腳分別接入39pF的高精度軍品電容;采用HOLT公司的HI-8585芯片實(shí)現(xiàn)信號的調(diào)制，將TTL數(shù)字電平轉(zhuǎn)換為標(biāo)準(zhǔn)的429信號。
3.2 FPGA內(nèi)部邏輯設(shè)計(jì)
按照429信號的編碼格式、特點(diǎn)、傳輸規(guī)則以及協(xié)議要求，選用一片ALTERA公司的ACEX1K型的FPGA發(fā)送和接收四路數(shù)據(jù)。每一路分為接收部分和發(fā)送部分。
接收部分的主要作用是通過串/并轉(zhuǎn)換將串行數(shù)據(jù)轉(zhuǎn)換為32位并行數(shù)據(jù)，并對收到的數(shù)據(jù)自動(dòng)實(shí)行差錯(cuò)控制。對于字間隔、位間隔出錯(cuò)等錯(cuò)誤能進(jìn)行自動(dòng)檢測，若無錯(cuò)誤，則將數(shù)據(jù)分兩次送至DSP的16位數(shù)據(jù)總線上，以供讀取。接收模塊結(jié)構(gòu)框圖如圖3所示。
圖3 接收模塊結(jié)構(gòu)框圖
發(fā)送部分的主要功能是將DSP送入的數(shù)據(jù)暫存在FPGA內(nèi)部的FIFO中，等待發(fā)送命令。一旦接到發(fā)送控制指令，F(xiàn)IFO輸出數(shù)據(jù)并通過并/串轉(zhuǎn)換將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，同時(shí)加入預(yù)先設(shè)定的間隔。用戶可通過寫控制寄存器選擇發(fā)送模式(即單幀發(fā)送或自動(dòng)重復(fù)發(fā)送)、發(fā)送通道延遲設(shè)定、發(fā)送通道字間隔設(shè)定，還可通過讀取狀態(tài)位檢查它的工作狀態(tài)(發(fā)送緩沖器空、發(fā)送緩沖器滿和是否正在發(fā)送)。發(fā)送模塊結(jié)構(gòu)框圖如圖4所示。
圖4 發(fā)送模塊結(jié)構(gòu)框圖
