東京 – 東芝公司(東京: 6502)日前宣布了對于具有小面積低功率像素讀出電路的CMOS圖像傳感器的開發(fā)進展。 內置讀出電路的樣品傳感器性能是傳統(tǒng)傳感器的兩倍。(1)東芝于2月20日在加州舊金山舉行的 ISSCC 2013(美國電氣和電子工程師學會(IEEE)主辦的國際固態(tài)電路研討會)會議上對該產(chǎn)品的開發(fā)進展進行了介紹。
隨著新興市場對于商品手機的需求不斷增加，CMOS圖像傳感器需要具備小尺寸、低功耗和低噪聲性能等特性。 CMOS圖像傳感器的像素讀出電路主要為降噪相關雙采樣(CDS)電路，并配有可編程增益放大器(PGA)和模數(shù)轉換器(ADC)。串行信號處理架構最適合通過小面積、低功率像素讀出電路確保傳統(tǒng)CMOS圖像傳感器安全可靠，因為PGA和ADC可供該傳感器各列區(qū)中的諸多CDS電路共享。但是，小尺寸和低功率難題依然存在，因為降噪電路在讀出電路中所占面積較大， 而且PGA和ADC的功耗較高。
東芝已經(jīng)開發(fā)出三種關鍵技術來攻克這些難題：
1)主要由具有面積效率的PMOS電容器組成的列CDS電路。 CDS電路的面積縮小為傳統(tǒng)電路的一半左右。
2)在讀出電路方面， 通過PMOS電容器的電容耦合同時實現(xiàn)了電平轉換，這就實現(xiàn)了對于列CDS電路和PGA及ADC之間的信號動態(tài)范圍的調整。此舉可降低PGA及ADC的功率和電壓，進而促使功耗降低40%。
3)在ADC中采用低功率開關程序，適合于處理CMOS圖像傳感器的像素信號。 此舉可將ADC的開關功耗降低80%。
東芝已經(jīng)將上述三種技術整合到樣品傳感器中，并證實可將傳感器內核的總體性能提高一倍。該公司目前計劃將于2013財年把采用了該讀出電路的CMOS圖像傳感器應用到低成本手機和醫(yī)用照相機中。
(1)使用品質因素進行比較;FOM = 功率 x 噪聲 / (像素 x 幀率)
