1、Modelsim及FLI接口介紹
Modelsim是ModelTechnology(MentorGraphics的子公司)的HDL硬件描述語言仿真軟件，可以實(shí)現(xiàn)VHDL,Verilog，以及VHDL-Verilog混合設(shè)計(jì)的仿真。
除此之外，Modelsim還能夠與C語言一起實(shí)現(xiàn)對HDL設(shè)計(jì)文件的協(xié)同仿真。同時，相對于大多數(shù)的HDL仿真軟件來說，Modelsim在仿真速度上也有明顯優(yōu)勢。這些特點(diǎn)使Modelsim越來越受到EDA設(shè)計(jì)者、尤其是FPGA設(shè)計(jì)者的青睞。
Modelsim的FLI接口(即ForeignLanguageInteRFace)提供了C語言動態(tài)鏈接程序與仿真器的接口，可以通過C語言編程對設(shè)計(jì)文件進(jìn)行輔助仿真。
2、協(xié)同仿真系統(tǒng)結(jié)構(gòu)及意義
協(xié)同仿真就是利用仿真工具提供的外部接口，用其他程序設(shè)計(jì)語言(非HDL語言，等)編程，輔助仿真工具進(jìn)行仿真。Modelsim提供了與C語言的協(xié)同仿真接口。以Windows平臺為例，用戶通過modelsim提供的C語言接口函數(shù)編程，生成動態(tài)鏈接庫，由modelsim調(diào)用這些動態(tài)鏈接庫進(jìn)行輔助仿真(圖1)。
Modelsim與C語言協(xié)同仿真一是用于產(chǎn)生測試向量，避免手工編寫測試向量的繁瑣;二是可以根據(jù)程序計(jì)算結(jié)果自動檢查仿真結(jié)果正確與否;三是模擬其他模塊(如RAM)的功能，在系統(tǒng)級對設(shè)計(jì)文件仿真。實(shí)際中一般是把一和二結(jié)合在一起，用程序產(chǎn)生仿真向量，一方面輸出給設(shè)計(jì)文件作為輸入，另一方面由程序本身對該向量計(jì)算，把得到的結(jié)果與仿真器的輸出結(jié)果比較，檢查邏輯是否正確(圖2)。至于模擬功能，現(xiàn)在已經(jīng)有一些通用芯片的模擬程序，如denali可以模擬RAM的功能。另外，用戶也可以利用modelsim提供的編程接口自己模擬一些芯片的行為，然后與設(shè)計(jì)文件連接到一起仿真。
圖2語言測試程序?qū)HDL設(shè)計(jì)的協(xié)同仿真結(jié)構(gòu)圖
3、C語言對VHDL設(shè)計(jì)的協(xié)同仿真
3.1構(gòu)成框圖
仿真文件的構(gòu)成如圖3所示，包括HDL文件和動態(tài)鏈接庫(即C程序)。圖中C程序?qū)?yīng)的VHDL文件要負(fù)責(zé)聲明對應(yīng)的動態(tài)連接庫文件名及初始化函數(shù)，另外還可以給出一些調(diào)用參數(shù)。動態(tài)鏈接庫中用到的輸入輸出信號也要在對應(yīng)的VHDL文件中聲明。
