2013年12月10日，賽靈思全球高級(jí)副總裁湯立人先生專程到中國(guó)北京和深圳等地與各地媒體溝通， 隆重宣布賽靈思一個(gè)嶄新的產(chǎn)品系列 ——All Programmable UltraScale的正式面世。其中包括兩項(xiàng)重要內(nèi)容：
1. 發(fā)布完整的20nm All Programmable UltraScale產(chǎn)品系列陣容，而且已經(jīng)開始發(fā)貨其中一款器件，并擁有相關(guān)文檔、選型表以及行業(yè)唯一SoC增強(qiáng)型設(shè)計(jì)套件Vivado的支持。
2. 宣布了一個(gè)新的創(chuàng)紀(jì)錄的突破性器件——擁有440萬邏輯單元的器件，其容量相比之前發(fā)布的全球最大容量器件Virtex-7 2000T翻了一番。
這兩項(xiàng)新的發(fā)布有何意義， 賽靈思人為何如此激動(dòng)萬分地、驕傲無比地進(jìn)行如此大張旗鼓的全球發(fā)布呢?我們又該如何理解此次發(fā)布呢? 讓我們?cè)囍庾x一下：
解讀一： 新的UlstraScale產(chǎn)品陣容的發(fā)布，再次強(qiáng)化了其從28nm就開始的領(lǐng)先一代領(lǐng)導(dǎo)者地位
在28nm工藝節(jié)點(diǎn)，從2011年3月賽靈思發(fā)貨全球首個(gè) 28nm 器件 — Xilinx Kintex-7? 325TFPGA開始， Xilinx 是一路領(lǐng)先，用一個(gè)個(gè)行業(yè)第一的發(fā)布把競(jìng)爭(zhēng)對(duì)手遠(yuǎn)遠(yuǎn)地拋在了身后，包括行業(yè)第一個(gè)HPL 工藝， 包括行業(yè)第一個(gè)雙ARM A9核 All Programmable So C, 包括行業(yè)第一3DIC， 行業(yè)第一個(gè)面向未來十年的All Programmable設(shè)計(jì)工具等。從40nm短暫的陰霾中勝利突圍，打破了競(jìng)爭(zhēng)對(duì)手當(dāng)時(shí)“后來居上”的美夢(mèng)。28nm的收入也持續(xù)攀升， 在最近的兩個(gè)季度已經(jīng)擁有70%以上的市場(chǎng)份額。無論從工藝還是收入各個(gè)方面，賽靈思在28nm領(lǐng)域已經(jīng)實(shí)現(xiàn)了領(lǐng)先一代的優(yōu)勢(shì)。
而在20nm工藝節(jié)點(diǎn)， 從7月的行業(yè)首個(gè)投片，11月的首個(gè)發(fā)貨，賽靈思走上了繼續(xù)領(lǐng)先一代的道路。
解讀二：新的產(chǎn)品陣容，加速了賽靈思也是FPGA取代ASIC/ASSP的步伐
賽靈思此次發(fā)布的大背景，建立在其從28nm就已經(jīng)開始的從“可編程邏輯設(shè)計(jì)公司”到‘ALL PROGRAMMABLE” 公司的轉(zhuǎn)型戰(zhàn)略之下。 賽靈思的產(chǎn)品從單純的FPGA發(fā)展到了FPGA, 3D SoC, 超越了數(shù)字到模擬，超越了可編程硬件到軟件，超越了單芯片到3DIC。所有賽靈思芯片產(chǎn)品(如All Programmable FPGA、3D IC和SoC)的基礎(chǔ)構(gòu)建模塊在28nm工藝節(jié)點(diǎn)已達(dá)到一個(gè)臨界閾值。這個(gè)閾值標(biāo)志著FPGA無論從規(guī)模還是速度方面均已經(jīng)發(fā)展到了足以實(shí)現(xiàn)整個(gè)系統(tǒng)的水平。在28nm工藝節(jié)點(diǎn)上，賽靈思的解決方案能夠取代整個(gè)ASSP和ASIC，這就是說賽靈思All Programmable器件配備合適的IP和軟件，能夠成為實(shí)現(xiàn)眾多最終產(chǎn)品所需的唯一重要集成電路器件。
然而28nm只是開始，取代ASIC/ASSP還需要更多突破， 其中最大的就是互聯(lián)問題， 而UlstraScale消除了互聯(lián)這一首要的瓶頸。 7月，當(dāng)宣布行業(yè)首款20nm 器件投片的同時(shí)， 也宣布 20nm 將采用的全新架構(gòu)——行業(yè)首個(gè)ASIC級(jí)架構(gòu)UlstraScale。
作為FPGA的發(fā)明者， FPGA這個(gè)嶄新領(lǐng)域的開拓者， 賽靈思不僅引領(lǐng)著FPGA技術(shù)的發(fā)展， 也引領(lǐng)者應(yīng)用拓展。它的戰(zhàn)略眼光早已超越了幾十個(gè)億的PLD市場(chǎng)和這個(gè)領(lǐng)域的競(jìng)爭(zhēng)者，投向上百億美元的ASIC/ASSP 和嵌入式市場(chǎng)領(lǐng)域。由此可見，此次擁有ASIC級(jí)架構(gòu)、ASIC級(jí)設(shè)計(jì)方案的All Programmable UltraScale 產(chǎn)品陣容的發(fā)布，是其戰(zhàn)略性加速進(jìn)軍ASIC/ASSP市場(chǎng)的一個(gè)里程碑式成就。ASIC 級(jí)架構(gòu)的器件，全新打造的All Programmable Vivado 設(shè)計(jì)套件，加上加速上市和提升了結(jié)果質(zhì)量的一套UlstraScale 設(shè)計(jì)方法， 提供了媲美ASIC的優(yōu)勢(shì)。 賽靈思怎能不驕傲和自豪呢?
解讀三：當(dāng)我們看賽靈思的發(fā)布的時(shí)候， 大家很自然地會(huì)和其最近的競(jìng)爭(zhēng)對(duì)手相比。但是，在比較的時(shí)候，請(qǐng)大家不僅僅只是比工藝。
今天的發(fā)布， 是一個(gè)加速取代ASIC/ASSP 的全新產(chǎn)品系列， 20nm工藝之外， 重點(diǎn)是ASIC級(jí)的優(yōu)勢(shì)。 這個(gè)優(yōu)勢(shì)是如何實(shí)現(xiàn)的呢?看下圖， UlstraScale ASIC級(jí)的架構(gòu)， Vivado設(shè)計(jì)工具， 再加上UlstraFast設(shè)計(jì)方法， 三者的統(tǒng)一才實(shí)現(xiàn)了ASIC級(jí)的優(yōu)勢(shì)。 而這三者的結(jié)合， 實(shí)際上也體現(xiàn)了賽靈思致力于支持更多工程師加速上市和實(shí)現(xiàn)差異化的方法和思路。
? ASIC級(jí)的架構(gòu)是根本， 提供了ASIC級(jí)的性能， 支持海量的數(shù)據(jù)流， 同時(shí)消除了最大的互聯(lián)瓶頸。
? 行業(yè)首個(gè)ASIC增強(qiáng)型工具套件Vivado，加速了集成和實(shí)現(xiàn)。 尤其是Vivado獨(dú)特的HLS (高層次綜合) 和IPI ( IP 集成器)， 通過C++語言自動(dòng)轉(zhuǎn)化為RTL 和固化的IP讓之前只有硬件工程師的FPGA世界，為龐大的軟件工程師和系統(tǒng)工程師群體打開了大門。
? 產(chǎn)品上市時(shí)間和成本很大程度上取決于開發(fā)人員如何運(yùn)用工具解決新一代復(fù)雜性問題，因此賽靈思定義了一套All Programmable設(shè)計(jì)方法 —UlstraScale 設(shè)計(jì)方法。該方法涵蓋最佳實(shí)踐以及一系列項(xiàng)目規(guī)劃、開發(fā)板布局和器件規(guī)劃的項(xiàng)目表，同時(shí)能應(yīng)對(duì)設(shè)計(jì)創(chuàng)建、實(shí)現(xiàn)和配置調(diào)試等諸多挑戰(zhàn)，從而幫助工程師提高了設(shè)計(jì)生產(chǎn)力與效率，加速了產(chǎn)品上市進(jìn)程，并提升了結(jié)果質(zhì)量(QoR)。
解讀四：新的產(chǎn)品系列的發(fā)布主要針對(duì)的是打造高性能的Smarter System。 28nm并不會(huì)因?yàn)檫@個(gè)發(fā)布而成為過去。實(shí)際上， 28nm真正上量是在2014年， 賽靈思融FPGA，SoC, 3DIC 為一體的28nm產(chǎn)品系列具有很長(zhǎng)的生命周期， 至少15年都會(huì)長(zhǎng)期存在。
解讀五：了解賽靈思產(chǎn)品戰(zhàn)略上的一個(gè)轉(zhuǎn)變， 從FPGA 到All Programmalbe .從以前的單工藝節(jié)點(diǎn)只有FPGA， 發(fā)展到多種工藝共存， 三大產(chǎn)品系列(FPGA，SoC, 3DIC)共同發(fā)展。
